PCB空白区域铺地铜很常见，但当铜皮靠近高速或RF走线时，可能直接改变阻抗和场分布。本文从微带线、共面结构和间距三个角度，讲清楚什么时候该铺、什么时候要留距离。
PCB画到最后，很多工程师都会做同一件事：把空白区域尽量铺成GND。
理由也很直观——地铜多一点，看起来回流更好、屏蔽更强、EMI也应该更小。
但对高速信号和RF走线来说，走线旁边的铜并不是越多越好，距离不对，反而会直接改变你原来算好的阻抗。
原来算的是微带线，铺完铜可能已经变成另一种结构
很多受控阻抗走线在计算时，默认结构是Microstrip：上层一根信号线，下方是一整面参考地。
这种情况下，阻抗主要由线宽、铜厚、介质厚度和介电常数决定。
但如果你在信号线左右两侧又铺上接地铜，而且距离很近，电场就不再只往下方参考平面走，还会向两侧地铜耦合。
这时候结构就开始接近Grounded Coplanar Waveguide，也就是常说的共面波导带地。
图1： 原本按普通微带线设计的走线，如果两侧接地铜靠得很近，实际电磁场分布就会发生变化。
为什么阻抗会下降？
可以先不用记复杂公式，只记住一个直观结论：旁边的地铜越靠近，信号线和地之间的耦合通常越强。
耦合增强后，单位长度电容会增加，特性阻抗就会跟着变化。
所以一根原来按照50Ω微带算好的RF走线，如果Layout完成后两侧突然贴上很近的GND铜皮，最终很可能已经不是原来的50Ω。
这也是为什么真正的共面结构，需要把线宽W和两侧Gap一起带入阻抗计算，而不是只算线宽。
图2： 表层地铜与信号线之间的间距会参与阻抗形成，间距越小，对原走线参数的影响通常越明显。
那是不是高速线旁边都不要铺铜？也不是
如果你从一开始就是按照共面结构设计，那么两侧地铜不仅不是问题，反而是设计的一部分。
RF走线、天线馈线、部分高速接口都可能使用这种结构。
关键在于：你需要知道自己到底设计的是Microstrip，还是Coplanar。
最怕的是阻抗计算按微带做，Layout却在最后一步随手把铜灌到走线边上，两边采用的是两套不同假设。
图3： 同一叠层下，微带线和共面结构即使目标阻抗相同，所需的线宽与间距也可能不同。
普通数字线旁边铺铜，要注意什么？
对低速GPIO、普通控制线来说，旁边铺地通常不会像RF走线那样敏感。
但如果是快速时钟、USB、DDR、PCIe这类高速网络，就要把附近铜皮当成传输线几何结构的一部分。
尤其要避免铜皮一段靠得很近、一段又突然退得很远。
因为这种几何变化会造成局部阻抗变化，相当于在线路中人为加入一个不连续点。
Via Stitching也不是“打得越多越专业”
如果表层铜皮只是大片悬在那里，但和真正的GND参考平面连接很差，它未必能起到你想象中的屏蔽作用。
共面地结构通常需要通过合理的地过孔把表层地和下方参考平面连接起来。
但地过孔间距也应根据最高工作频率、结构尺寸来规划，而不是每隔几毫米机械地打一圈。
图4： 高速或RF走线附近的地铜与地过孔应作为完整结构一起考虑，避免形成悬空或连接不充分的铜区域。
实际设计时，可以先问自己3个问题
这根线需不需要控阻抗？如果需要，我计算时用的是什么传输线结构？Layout完成后，周围铜皮和参考平面的实际结构有没有发生变化？
如果这3个问题能对得上，铺铜通常就不会变成“最后一步随手操作”。
到了重要高速通道，还可以用阻抗计算工具、场求解器，或者成板后用TDR、VNA去验证。
铺铜本身不是目的。对高速信号来说，真正重要的是让整条传输线的几何结构保持可控和连续，而不是把每一块空白区域都填满铜。
本文由凡亿教育整理，转载请注明来源！
推荐阅读：
【12315投诉公示】贵州茅台新增2件投诉公示，涉及其他人身权利问题等
